

অধ্যায়-৪

অ্যানালগ টু ডিজিটাল কনভার্টার (এডিসি) এবং ডিজিটাল টু
অ্যানালগ কনভার্টার (ডিএসি)


SOS**অতি সংক্ষিপ্ত প্রশ্নোত্তর :**

*** ১। ADC বলতে কী বুঝায়?

বাকাশিবো- ২০০৪, ০৬, ০৭, ১১'পরি,

Food Ministry -SAE-21; BHBHC-20;


উত্তর : ADC এর পূর্ণরূপ Analog to Digital Converter. Analog Signal কে Digital Signal এ রূপান্তরের জন্য যে Converter বা রূপান্তরক ব্যবহার করা হয়, তাকে ADC বলে।



*** ২। DAC বলতে কী বুঝায়?

DUET: 2004-05; বাকাশিবো- ২০০৪, ০৬, ০৭, ১০'পরি, ১১'পরি

উত্তর : DAC এর পূর্ণরূপ Digital to Analog Converter. Digital Signal কে Analog Signal এ রূপান্তরের জন্য যে Converter বা রূপান্তরক ব্যবহার করা হয়, তাকে DAC বলে।



* ৩। এ/ডি কনভার্টারের রেজোলেশন কী?

বাকাশিবো- ২০০৯, ২৩

উত্তর : ADC বা Analog to Digital Converter যত বিটের Analog ইনপুটকে তার সমতুল্য ডিজিটাল আউটপুটে রূপান্তর করতে সক্ষম, তাকে ADC এর রেজোলেশন (Resolution) বা সূক্ষ্মতা বলে। রেজোলেশনকে শতকরা হারে প্রকাশ করা যায়।

যেমন : % রেজোলেশন = $\frac{100}{2^N - 1} \%$, N = ADC এর বিট সংখ্যা।

*** ৪। D/A কনভার্টারের রেজোলেশন কী?

বাকাশিবো- ২০১১, ১৬'পরি, ১৮, ১৯, ২৩


উত্তর : কোনো D/A Converter (DAC) যত বিটের Digital Input কে তার সমতুল্য Analog Output এ রূপান্তর করতে সক্ষম, তাকে DAC এর রেজোলেশন (Resolution) বা সূক্ষ্মতা বলে।

যেমন : % রেজোলেশন = $\frac{1}{2^N - 1} \times 100$, N = Input এর বিট সংখ্যা।

*** ৫। DAC ও ADC এর মাঝে পার্থক্য লেখ।

বাকশিৰো- ২০১৭'পরি

উত্তর : DAC ও ADC এর মাঝে পার্থক্য নিম্নরূপ :


DAC	ADC
i) DAC এর পূর্ণরূপ Digital to Analog Converter.	i) ADC এর পূর্ণরূপ Analog to Digital Converter.
ii) ইহার Input হিসেবে Digital Signal ব্যবহৃত হয়।	ii) ইহার Input হিসেবে Analog Signal ব্যবহৃত হয়।
iii) Output হিসেবে Analog Signal পাওয়া যায়।	iii) Output হিসেবে Digital Signal পাওয়া যায়।
iv) Square wave এ প্রকাশ করা হয়।	iv) Sine wave এ প্রকাশ করা হয়।
v) ইহাতে বেশি Bandwidth প্রয়োজন।	v) ইহাতে তুলনামূলক কম Bandwidth প্রয়োজন।
vi) Circuit Design তুলনামূলক সহজ।	vi) Circuit Design তুলনামূলক জটিল।
vii)  Digital signal Analog signal	vii)  Analog signal Digital signal

SOS**রচনামূলক প্রশ্নোত্তর :**

**** ১।** স্যাম্পল এন্ড হোল্ড বর্তনীর মূলনীতি চিত্রসহ বর্ণনা কর।


বাকাশিবো- ২০১৪, ১৪' পরি, ২৩

উত্তর : Sample মানে কোনো একটি অ্যানালগ সিগন্যালকে ছোট ছোট ভাগে ভাগ করা। এর প্রতিটি ভাগকে এক একটি Sample বলা হয়। আর Hold এর মানে এই মানগুলিকে কিছু সময়ের জন্য সঞ্চার করা বা ধরে রাখা।



স্যাম্পল অ্যান্ড হোল্ড সার্কিট এমন এক ধরনের সার্কিট, যা অ্যানালগ টু ডিজিটাল সিগন্যাল কনভারশনের প্রক্রিয়াকালে A/D কনভার্টারের ইনপুট মানকে Constant রাখতে ব্যবহার করা হয়। যখন একটি অ্যানালগ ভোল্টেজকে সরাসরি A/D কনভার্টারের ইনপুটে সংযোগ করা হয়, তখন অ্যানালগ ইনপুট Voltage এর পরিবর্তনে A/D কনভার্টারের Output মান এমনভাবে প্রভাবিত হয় যে, সঠিক ডিজিটাল মান পাওয়া যায় না। এজন্য D/A কনভার্টারের ক্ষেত্রে সিগন্যাল রূপান্তরের সময় অ্যানালগ ইনপুটের মান যাতে ধ্রুব থাকে সেভাবে ইনপুট প্রদান করা হয়।

Circuit Diagram :



চিত্র : Sample and Hold Circuit


কার্যপ্রণালী : উপরের চিত্রে Sample and Hold Circuit দেখানো হয়েছে। ইহা Input Buffer, Output Buffer, Voltage Follower and Control Switch নিয়ে গঠিত। Control Switch টি বিভিন্ন ধরনের হতে পারে। এখানে N Channel Control Switch ব্যবহার করা হয়েছে।



Control Switch হিসেবে BJT এবং MOSFET ব্যবহৃত হতে পারে। উপরের চিত্রে N Channel MOSFET কে Switch হিসেবে ব্যবহার করা হয়েছে।

Control Switch যখন V_{in} এর সাথে সংযুক্ত হবে, তখন V_{in} এর মান পর্যন্ত Capacitor (C) টি চার্জ হতে থাকবে। এই Capacitor এর আড়াআড়িতে Output Buffer থাকায়, তা ডিসচার্জ হতে পারবে না। কারণ Output Buffer এর Impedance এর পরিমাণ অনেক বেশি।

Wave Form :



***** ২। 3-bit Parallel A/D Converter বা Flash Type ADC এর কার্যপ্রণালি চিত্রসহ বর্ণনা কর।**

বাকাশিবো- ২০০৫, ১১, ১৫, ১৫'পরি, ১৭'পরি, ২৩

উত্তর : **3-bit Parallel A/D Converter :** ইহা এক বিশেষ ধরনের A/D Converter. যা সবচেয়ে বেশি দ্রুতগতিসম্পন্ন। এই Converter এ Comparator ব্যবহার করা হয়। কতগুলো Comparator ব্যবহার করতে হবে, তা নির্ভর করে কত বিটের Parallel A/D Converter ডিজাইন করা হবে তার উপর। **যেমন :** যদি 3-bit Parallel A/D Converter ডিজাইন করতে হয়, তা বের করার সূত্র নিম্নরূপ :


Comparator সংখ্যা = $2^n - 1$,

এখানে $n = \text{Converter এর bit সংখ্যা}$ ।

$$= 2^3 - 1$$

$$= 8 - 1 = 7$$

Circuit Diagram :




চিত্র : 3-bit Parallel A/D Converter

উপরের চিত্রে 3-bit Parallel A/D Converter এর Circuit Diagram দেখানো হয়েছে।

যেকোনো শাখার শাখা ভোল্টেজ বের করার জন্য Voltage Divider এর সূত্র ব্যবহার করে তার মান বের করা যায়।

যেমন : I₇ এর ক্ষেত্রে,



$$\begin{aligned}
 V_0 &= \frac{\text{ঐ শাখার রোধ}}{\text{মোট রোধ}} \times \text{ইনপুট ভোল্টেজ} \\
 &= \frac{7\text{K}\Omega}{(1+7)\text{K}\Omega} \times 8\text{V} \\
 &= \frac{7\text{K}\Omega}{8\text{K}\Omega} \times 8\text{V} \\
 &= 7\text{V}
 \end{aligned}$$

কম্পারেটরের ইনভার্টিং ইনপুট অপেক্ষা নন-ইনভার্টিং ইনপুট বেশি হলে আউটপুট ধনাত্মক হয়। অ্যানালগ ইনপুট Voltage $V_a < 1\text{V}$ হলে সবকয়টি কম্পারেটরের আউটপুট ধনাত্মক বা লজিক 1 হবে। যদি $V_a > 1\text{V}$ হয়, তবে কম্পারেটরের আউটপুট 0 হবে বা লজিক শূন্য (0) হবে। চিত্রে A/D কনভার্টারের রেজোলুশন হলো 1V. রেজোলুশন বৃদ্ধি করতে হলে এর কম্পারেটরের সংখ্যা ও রেজিস্টারের সংখ্যা বৃদ্ধি করতে হয়।

Truth Table :


Analog Output	Comparator Output							Digital Output		
	I ₁	I ₂	I ₃	I ₄	I ₅	I ₆	I ₇	C	B	A
< 1V	1	1	1	1	1	1	1	0	0	0
> 1V, < 2V	0	1	1	1	1	1	1	0	0	1
> 2V, < 3V	0	0	1	1	1	1	1	0	1	0
> 3V, < 4V	0	0	0	1	1	1	1	0	1	1
> 4V, < 5V	0	0	0	0	1	1	1	1	0	0
> 5V, < 6V	0	0	0	0	0	1	1	1	0	1
> 6V, < 7V	0	0	0	0	0	0	1	1	1	0
> 7V	0	0	0	0	0	0	0	1	1	1

*** ৩। সাকসেসিভ অ্যাপ্রোক্সিমেশন A/D Converter এর মূলনীতি চিত্র সহকারে বর্ণনা কর।

বাকশিবো- ২০০৮, ১০, ১২, ১২'পরি, ১৬'পরি

উত্তর : **Successive Approximation ADC :** ইহা খুবই জনপ্রিয় এবং বহুল ব্যবহৃত Analog to Digital Converter. এই Converter, Analog Signal কে Digital Signal এ খুবই দ্রুতগতিতে রূপান্তর করে।

Circuit Diagram :



চিত্র : Successive Approximation ADC

এখানে, DAC = Digital to Analog Converter.

SAR = Successive Approximation Register.

SOC = Start of Conversion

EOC = End of Conversion

CLK = Clock Pulse

V_d = DAC এর Voltage

V_a = Input Voltage

V_o = Output Voltage

Comparator Circuit এর মাধ্যমে V_d ও V_a এর মানের মধ্যে তুলনা করা হয়। যদি V_d এর মান বড় হয়, তবে $-V_e$ হতে Output পাওয়া যাবে। আর যদি V_a এর মান বড় হয়, তবে $+V_e$ হতে Output পাওয়া যাবে। এই Converter নিচের Algorithm অনুযায়ী কাজ করে।

Algorithm :

1. SOC = 1, Set MSB = 1 and all other bit 0.
2. if $V_d < V_a$, then Set $V_0 = 1$
3. Now SAR will Set b_{n-1} as 1 and less bits as 0.

Truth Table :

SOC = 1	SAR Present State				V_0	CLK	SAR Next State			
EOC = 1	D	C	B	A			D	C	B	A
	0	0	0	0	1	↑	1	0	0	0
	1	0	0	0	1	↑	1	1	0	0
	1	1	0	0	1	↑	1	1	1	0
	1	1	1	0	1	↑	1	1	0	1


$$V_d = \{(2^3 \times D) + (2^2 \times C) + (2^1 \times B) + (2^0 \times A)\}$$

*** 8। Dual Slope ADC এর চিত্রসহ কার্যপ্রণালি বর্ণনা কর।

বাকাশিবো- ২০০৭, ০৯, ১১, ১১' পরি, ১৮, ১৯

উত্তর : Dual Slope ADC : ক্যাপাসিটরের চার্জিং ও ডিস্চার্জিং-এর উপর ভিত্তি করে ডুয়েল স্লোপ ADC কাজ করে। এটি নির্মাণ করতে অনেক কমসংখ্যক উপাদানের প্রয়োজন হয়। কম খরচে অধিক রেজোলুশনের ADC নির্মানের জন্য এটি ব্যবহার করা হয়। অন্যান্য ADC-এর তুলনায় ডুয়েল স্লোপ ADC-এর রূপান্তর সময় সবচেয়ে বেশি লাগে। ডিজিটাল ভোল্টমিটার বা মাল্টিমিটারের জন্য এটি ব্যাপকভাবে ব্যবহৃত হয়।

Block Diagram :



চিত্র : Dual Slope ADC

কার্যপ্রণালি : চিত্রে Dual Slope Analog to Digital Converter (ADC) এর Block Diagram দেখানো হয়েছে। এখানে, V_{in} = Analog Input Voltage এবং V_{ref} = Reference Voltage. যা বিপরীত পোলারিটিতে সংযুক্ত। অর্থাৎ $V_{in} = +V_e$ হলে $V_{ref} = -V_e$ এবং $V_{in} = -V_e$ হলে $V_{ref} = +V_e$. প্রাথমিক অবস্থায়

Control circuit এর মান 0 থাকে। যখন তা Analog input (V_{in}) এর সাথে কানেক্টেড হয়, তখন Integrator এর Capacitor (C) টি চার্জিং হতে থাকে।

Integrator এর Output কে যদি V_o ধরি, তবে

$$V_o = -\frac{1}{R_c} \int (V_{in}) dt ,$$

এখানে R = Resistor, C = Capacitor

যদি V_{in} এর মান +ve ধরি, তবে V_o এর মান -ve পাওয়া যাবে। আবার, V_{in} এর মান -ve ধরি, তবে V_o এর মান +ve পাওয়া যাবে। এই অবস্থায় V_o এর মান 1 হবে এবং তা AND gate এর Input হিসেবে যাবে। তখন Clock Pulse দিলে AND gate এর দুইটি Input 1 হবে এবং Output হবে 1। এই অবস্থায় যত Bit এর Counter ব্যবহৃত হবে, সেই অনুযায়ী Clock Pulse গণনা হবে। Counter গণনা যখন শেষ হবে, তখন Control Circuit টি V_{ref} এর সাথে Integrator কে সংযুক্ত করবে। ফলে V_o এর মান কমতে থাকবে এবং Counter এর মান Reset হবে।


*** ৫। **Binary Weighted Resistor** বা ওজনভিত্তিক রোধ D/A Converter এর কার্যপ্রণালি চিত্রসহ বর্ণনা কর।

বাকশিবো- ২০০৪, ০৬, ০৯, ১০, ১০' পরি, ১১, ১৩, ১৪, ১৮

উত্তর : **Binary Weighted D/A Converter :** Op-amp এর সামিং সার্কিটের সাহায্যে ওজনভিত্তিক রোধ D/A কনভার্টার গঠন করা হয়। এর নাম ওজনভিত্তিক রোধ (Weighted Resistor), কারণ এ রোধকের

মান বাইনারি ওজন (Binary Weight) অনুসারে অর্থাৎ $2^0 \times R$, $2^1 \times R$, $2^2 \times R$, ইত্যাদি অনুসারে নেয়া হয়।

Block Diagram :



চিত্র : ওয়েটেড রেজিস্টার D/A কনভার্টার

কার্যপ্রণালি : Operational Amplifier (Op-Amp) এবং Summing Amplifier এর সাহায্যে Binary Weighted DAC Design করা হয়। Op-Amp এর $+V_e$ প্রান্তকে যদি GND করা হয় এবং $-V_e$ প্রান্ত হতে যদি Output নেওয়া হয় তবে, তাকে Non-Inverting Op-Amp বলে। আর যদি $-V_e$ প্রান্তকে যদি GND করা হয় এবং $+V_e$ প্রান্ত হতে যদি Output নেওয়া হয়, তাকে Inverting Op-Amp বলে।

সর্বাধিক আউটপুটের বিদ্যুৎ প্রবাহ নিয়ন্ত্রণ করার জন্য V_{ref} ব্যবহার করা হয়। এখানে চারটি সুইচ D_0, D_1, D_2, D_3 ব্যবহার করা হয়েছে।

যদি Switch টি ON অবস্থায় থাকে তবে তার মান হবে 1 এবং যদি Switch টি OFF অবস্থায় থাকে তবে তার মান হবে 0.

Circuit টি যেহেতু প্যারালালে আছে, ফলে তার সকল মান Voltage Drop হবে V_{ref} এর সমান এবং Current আলাদা আলাদা হবে।

$$\therefore I = I_0 + I_1 + I_2 + I_3$$

সুইচ বন্ধ করলে 1 এবং খোলা থাকলে 0 প্রয়োগ করা বুঝায়। V_{ref} ভোল্টেজ দ্বারা সর্বাধিক আউটপুট বিদ্যুৎ প্রবাহ নির্ধারণ করা হয়। এজন্য V_{ref} খুব নিখুঁত হওয়া দরকার। ইনপুট বিদ্যুৎ প্রবাহ সঠিক মানের পাওয়ার জন্য রোধকের মান নির্ভুল হওয়া একান্ত বাঞ্ছনীয়। আউটপুট বিদ্যুৎ প্রবাহ নিচের সমীকরণের সাহায্যে প্রকাশ করা যায়-

$$I = \frac{V_{ref}}{R} \left(D_3 + \frac{D_2}{2} + \frac{D_1}{4} + \frac{D_0}{8} \right)$$

$$= \frac{V_{ref}}{R} (D_3 + 0.5D_2 + 0.25D_1 + 0.125D_0)$$

যদি, $V_{ref} = 5V$ এবং $R = 5k\Omega$ এবং সুইচের পজিশন 1010 হয়।

$$\therefore I = \frac{5}{5 \times 1000} (1 + 0 \times 0.5 + 0.25 \times 1 + 0.125 \times 0) = 1.25 \text{ mA}$$

D_3	D_2	D_1	D_0	আউটপুট বিদ্যুৎ প্রবাহ (mA)
0	0	0	0	0.000
0	0	0	1	0.125
0	0	1	0	0.250

D ₃	D ₂	D ₁	D ₀	আউটপুট বিদ্যুৎ প্রবাহ (mA)
0	0	1	1	0.375
0	1	0	0	0.500
0	1	0	1	0.625
0	1	1	0	0.750
0	1	1	1	0.875
1	0	0	0	0.100
1	0	0	1	1.125
1	0	1	0	1.250
1	0	1	1	1.375
1	1	0	0	1.500
1	1	0	1	1.525
1	1	1	0	1.750


এখানে, D₀, D₁, D₂ এবং D₃ দ্বারা সুইচগুলোর অবস্থা বুঝানো হয়েছে। সুইচ খোলা থাকলে বাইনারি ইনপুট 0 এবং বন্ধ থাকলে বাইনারি ইনপুট 1 হবে।


*** ৬। R-2R Ladder DAC এর Operation বর্ণনা কর।

বাকাশিবো- ২০০৭, ০৮, ১৬, ১৭, ২০' পরি

উত্তর : R-2R Ladder DAC : R-2R Ladder Digital to Analog Converter এ দুটি ভিন্ন মানের রেজিস্টার ব্যবহার করা হয়, যা একটি অপরটির দ্বিগুণ। এখানে D_0 , D_1 , D_2 ও D_3 চারটি সুইচ ব্যবহার করা হয়। যার প্রতিটির একটি প্রান্ত গ্রাউন্ড এর সাথে সংযুক্ত। A বিন্দুতে $2R$ মানের দুটি রেজিস্টার প্যারাললে সংযুক্ত আছে।

Circuit Diagram :





চিত্র : R-2R ল্যাডারের বিভিন্ন ধাপে রোধক

সার্কিট সরলীকরণ করলে বুঝা যায়, D_2 এর ভিতর দিয়ে D_3 এর অর্ধেক, D_1 এর ভিতর দিয়ে D_2 এর অর্ধেক, D_0 এর ভিতর দিয়ে D_1 এর অর্ধেক কারেন্ট প্রবাহিত হবে।

$$\begin{aligned}
 \therefore I_{\text{out}} &= \frac{I_{\text{ref}}}{2} \left(D_3 + \frac{1}{2} D_2 + \frac{1}{4} D_1 + \frac{1}{8} D_0 \right) \\
 &= \frac{I_{\text{ref}}}{2} \left(\frac{8D_3 + 4D_2 + 2D_1 + D_0}{8} \right) \\
 &= \frac{I_{\text{ref}}}{2} \left(\frac{15}{8} \right) \quad [D_3 = D_2 = D_1 = D_0 = 1 \text{ ধরে}] \\
 &= \frac{15}{16} \times I_{\text{ref}}
 \end{aligned}$$

ইনভার্টিং অ্যামপ্লিফায়ারের জন্য ফলাফল ঋণাত্মক হয়, তবে তাতে অসুবিধার কিছু থাকে না। লক্ষ্যণীয় যে, প্রতিটি গ্রহণ সংকেতকে R_f এবং

সে সংকেতের সাথে সংশ্লিষ্ট রোধের অনুপাত দিয়ে গুণ করা হয়েছে। উপযুক্ত রোধ ব্যবহার করে গ্রহণ বিটগুলোকে বাইনারি স্থানিক মানের ক্রম অনুসারে সাজানো সম্ভব। এজন্য রোধের অনুপাত হবে,

$$\frac{R_f}{R_A} = 1, \frac{R_f}{R_B} = 2, \frac{R_f}{R_C} = 4, \text{ এবং } \frac{R_f}{R_D} = 8$$

এ অনুপাত রক্ষা করে গ্রহণ মুখে DCB A = 0101-এর জন্য V_o -এর মান হবে-

$$\begin{aligned} V_o &= -(0 \times 2^3 + 1 \times 2^2 + 0 \times 2^1 + 1 \times 2^0) \\ &= -(0 + 4 + 0 + 1) = -5 \text{ ভোল্ট} \end{aligned}$$